Onderzoekers van het Belgische onderzoekscentrum imec voor halfgeleiders hebben een NAND-DRAM hybride geheugenarchitectuur geïntroduceerd, naar verluidt de eerste driedimensionale (3D) implementatie van charge-coupled device (CCD)-technologie ontworpen voor geheugentoepassingen. Deze ontwikkeling heeft tot doel de huidige geheugenmuur op het gebied van kunstmatige intelligentie (AI) aan te pakken, waarbij verwerkingseenheden zoals GPU’s en versnellers vertraging oplopen als gevolg van onvoldoende geheugenbandbreedte en energie-efficiëntie.
De nieuwe architectuur combineert de snelheid en herschrijfbaarheid van DRAM met de dichtheid en efficiëntie die doorgaans wordt geassocieerd met NAND-opslag. Historisch gezien werd CCD-technologie gebruikt in digitale camera’s, videoapparatuur en wetenschappelijke beeldvorming, maar de innovatie van imec hergebruikt deze technologie voor geavanceerde geheugenfuncties.
De 3D CCD-architectuur maakt verticale stapeling van geheugencellen mogelijk, in tegenstelling tot conventionele DRAM, die cellen op een plat vlak rangschikt. Deze verticale opstelling vermindert de productiekosten en lekkage, waardoor de beperkingen worden overwonnen die eerder bij DRAM-technologie werden aangetroffen. Het ontwerp bevat indium gallium zinkoxide (IGZO) als vervanging voor silicium, wat een verminderde lekkage en een verbeterde gegevensretentie in het proces belooft.
Imec heeft met zijn prototype ladingsoverdrachtssnelheden van meer dan 4 MHz aangetoond, hoewel het momenteel gebruik maakt van een beperkt aantal gestapelde lagen. De architectuur biedt potentieel voor schaalbaarheid vergelijkbaar met NAND-technologie, waarbij bestaande commerciële chips meer dan 200 lagen stapelen.
Volgens Maarten Rosmeulen, programmadirecteur Storage Memory bij imec, maakt het ontwerp van de architectuur datatoegang op blokniveau mogelijk, in tegenstelling tot het byte-adresseerbare karakter van traditioneel DRAM, waardoor het geschikter wordt voor moderne AI-workloads. Rosmeulen verklaarde dat het nieuwe apparaat kan dienen als buffergeheugen geïntegreerd in een 3D NAND Flash-stringarchitectuur, waardoor de kosteneffectiviteit en bitdichtheid worden geoptimaliseerd.
De hybride architectuur zal naar verwachting een verbeterd uithoudingsvermogen en minder slijtage opleveren, wat in de toekomst gunstig zou kunnen zijn voor AI-training en gevolgtrekkingstaken. Imec heeft plannen om de architectuur te positioneren als een Compute Express Link (CXL) Type-3-apparaat, waardoor verbindingen tussen GPU’s, CPU’s en accelerators worden vergemakkelijkt – een belangrijke factor omdat AI-modellen verder gaan dan de mogelijkheden van lokale GPU-bronnen.
Hoewel het prototype aanzienlijke vooruitgang biedt, erkent imec verschillende uitdagingen, waaronder thermisch gedrag, schaalvergroting van het aantal lagen en praktische integratie in bestaande systemen. Als deze hindernissen met succes worden genomen, kan de hybride architectuur bijdragen aan het verlagen van de substantiële kosten die gepaard gaan met DRAM in de AI-infrastructuur.
